| |
|
IP-AES-128P: AES CryptosystemIP-AES-128Pは,
NISTのFIPS-197に完全準拠したデータ入出力幅128-bit のAES です. 対応するオペレーションモードは,
ECB/CBC/CFB/OFB/CTR です. |
アーキテクチャ
IP-AES-EPでは,
部分的に並列＆パイプライン処理を行うことによって, スピード・ファクタ 7.5〜9.8 を達成しています. このため、例えば Xilinx 社 FPGA Vertex-5
LX50-3 において, 最高動作周波数 204MHz, 最高データ速度 1.5Gbps〜2.0Gbps を達成します.
IP-AES-128P
| |
ベンチマーク |
ターゲットデバイス |
スライス数 |
ブロックRAM数 |
動作速度 |
| Xilinx X2V3000-6 | 4,931 | 4 | 100
MHz | | Xilinx
XC4V LX40-12 | 4,819 | 4 | 149
MHz | | Xilinx
XC5V LX50-3 | 1,238 | 4 | 204
MHz | | |
