| Japanese | English |

IP Cores / IP-BCH1Pc-(n,k)


IP-BCH1Pc-(n,k) Encoder / Decoder

IP-BCH1Pc-(n,k) は、 IP-BCH1P ファミリの BCH Code Encoder/Decoder IP Core で、 消失訂正機能の不要なアプリケーション向けに、アーキテクチャを最適化したものです。

アーキテクチャ

IP-BCH1Pc-(n,k) では、パイプライン&パラレル処理を採用することで、高速な1シンボル1ビット BCH Code Encoder/Decoder IP Core 実現しております。また、消失訂正機能を省略して、回路規模を抑えています。消失訂正機能の不要なアプリケーションには、IP-BCH1Pc-(n,k) が適しています。

ピンアウト

ベンチマーク

型番

Xilinx X2V1000-6 による Encoder の実装

スライス数
ブロックRAM数 動作速度
IP-BCH1P4 61 0 243 MHz
IP-BCH1P6 77 0 219 MHz
IP-BCH1P8 93 0 214 MHz
IP-BCH1P10 105 0 201 MHz
IP-BCH1P16 148 0 187 MHz
IP-BCH1P20 179 0 182 MHz
IP-BCH1P32 229 0 182 MHz

※データ速度 = 動作速度×(k/n)×8 bps


型番 Xilinx X2V1000-6 による Decoder の実装
スライス数 ブロックRAM数 動作速度
IP-BCH1P4 643 1 183 MHz
IP-BCH1P6 850 1 179 MHz
IP-BCH1P8 1,076 1 174 MHz
IP-BCH1P10 1,308 1 168 MHz
IP-BCH1P16 1,840 1 159 MHz
IP-BCH1P20 2,338 1 155 MHz
IP-BCH1P32 4,051 1 147 MHz

※データ速度 = 動作速度×(k/n)×8 bps

データシート

IP-BCH1Pc-(n,k) データシート
IP-BCH1Pc-(n,k) のデータシートはこちらからダウンロードできます。詳細については、データシートをご覧ください。
Adobe Acrobat Reader のダウンロード
PDFファイルを開くためにはAcrobatReaderが必要です。こちらからダウンロードできます。

IP Core Products / IP-BCH1Pc-(n,k)