製品概要
IP-RS8Pc-(n,k)-SHORT は、 IP-RS8P ファミリの BCH Code Encoder/Decoder IP Core で、消失訂正機能の不要なアプリケーション向けに、アーキテクチャを最適化するとともに、小さな n にあわせてアーキテクチャを最適化したものです。
IP-BCH1Pc-(n,k)-SHORT では、パイプライン＆パラレル処理を採用することで、高速な1シンボル1ビット BCH Code Encoder/Decoder IP Core を実現しております。また、消失訂正機能を省略して、回路規模を抑えています。 BCH Code Decoder の処理においてもっとも時間がかかるのが Euclid's Algorithm を実行する部分です。Euclid's Algorithm の実行に要するクロック数より n が小さくなると、ブロックを連続的に復号することができなくなります。アプリケーションによっては、このことが問題となります。 IP-BCH1Pc-(n,k)-SHORT では、Euclid's Algorithm を実行する部分のパイプライン処理の段数を抑えることで、Euclid's Algorithm の実行に要するクロック数より n が小さくなることを防いでおります。n の値が小さく、かつ、 ブロックを連続的に復号することが求められるアプリケーションでは、IP-BCH1Pc-(n,k)-SHORT をお使いください。
Xilinx X2V1000-6 による Encoder の実装
