IP-BCH1PcE-(n,k)-SHORT Encoder / Decoder
IP-BCH1PcE-(n,k)-SHORT は、 IP-BCH1P ファミリの BCH Code Encoder/Decoder IP Core で、
消失訂正機能の必要なアプリケーション向けに、アーキテクチャを最適化するとともに、小さな n
にあわせてアーキテクチャを最適化したものです。
アーキテクチャ
IP-BCH1PcE-(n,k)-SHORT では、パイプライン＆パラレル処理を採用することで、
高速な1シンボル1ビット BCH Code Encoder/Decoder IP Core を実現しております。
BCH Code Decoder の処理においてもっとも時間がかかるのが Euclid's Algorithm を実行する部分です。
Euclid's Algorithm の実行に要するクロック数より n が小さくなると、ブロックを連続的に復号することができなくなります。
アプリケーションによっては、このことが問題となります。
IP-BCH1PcE-(n,k)-SHORT では、Euclid's Algorithm を実行する部分のパイプライン処理の段数を抑えることで、
Euclid's Algorithm の実行に要するクロック数より n が小さくなることを防いでおります。
n の値が小さく、かつ、ブロックを連続的に復号することが求められるアプリケーションでは、
IP-BCH1PcE-(n,k)-SHORT をお使いください。
ピンアウト
ベンチマーク
| 型番 |
Xilinx
X2V1000-6 による Encoder の実装
|
スライス数
|
ブロックRAM数 |
動作速度 |
| IP-BCH1P4E-SHORT |
61 |
0 |
243 MHz |
※データ速度 = 動作速度×(k/n)×8 bps
| 型番 |
Xilinx X2V1000-6
による Decoder の実装 |
| スライス数 |
ブロックRAM数 |
動作速度 |
| IP-BCH1P4E-SHORT |
1038 |
1 |
107 MHz |
※データ速度 = 動作速度×(k/n)×8 bps
データシート
IP-BCH1Pc-(n,k)-SHORT データシート
|
| IP-BCH1PcE-(n,k)-SHORT のデータシートはこちらからダウンロードできます。詳細については、データシートをご覧ください。 |
