IP-DES-EP: DES Cryptosystem Engine
IP-DES-EPは、FIPS 46-2に完全準拠するデータ入出力幅64-bit のDES Engine です。
なお、IP-DES-EPはIP-DES-xPファミリのEngine部分ですので、対応するオペレーション・モードはECBのみです。
ECB以外のオペレーション・モードが必要なお客様は、IP-DES-64Pなど、オペレーション・モード付きの製品をお選びください。
アーキテクチャ
ピンアウト
ベンチマーク
- Xilinx 社 Vertex シリーズによる実装
|
デバイス
|
スライス数
|
ブロックRAM数
|
動作速度
|
| Vertex2
X2V3000-6 |
474 |
0 |
142 MHz |
- Altera 社 Cyclone シリーズによる実装
| デバイス |
LEs |
Memory Bits |
動作速度 |
| Cyclone
II EP2C15A-6 |
858 |
0 |
159 MHz |
| Cyclone
III EP3C16-6 |
856 |
0 |
155 MHz |
- Altera 社 Stratix シリーズによる実装
| デバイス |
ALUTs |
Registers |
Memory Bits |
動作速度 |
| Stratix
II EP2S15-3 |
456 |
318 |
0 |
232 MHz |
| Stratix
III EP3SE50-2 |
456 |
320 |
0 |
293 MHz |
データシート
