| | 
|
IP-RS8Pc-(n,k) Encoder / DecoderIP-RS8Pc-(n,k)
は、 IP-RS8P ファミリの Reed-Solomon Code Encoder/Decoder IP Core
で、消失訂正機能の不要なアプリケーション向けに、アーキテクチャを最適化したものです。 |
アーキテクチャ
IP-RS8Pc-(n,k)
では、パイプライン＆パラレル処理を採用することで、高速な1シンボル8ビット Reed-Solomon Code Encoder/Decoder IP Core
を実現しております。また、消失訂正機能を省略して、回路規模を抑えています。消失訂正機能の不要なアプリケーションには、IP-RS8Pc-(n,k) が適しています。
|
ベ ンチマーク- Xilinx 社 FPGA による Encoder の実装
| 型番 | Xilinx
Vertex 2 (X2V 1000-6) による
Encoder の実装 | スライス数
| ブロックRAM数 | 動作速度 |
| IP-RS8P4-(255,251) | 61 | 0 | 243
MHz | | IP-RS8P6-(255,249) | 77 | 0 | 219
MHz | | IP-RS8P8-(255,247) | 93 | 0 | 214
MHz | | IP-RS8P10-(255,245) | 105 | 0 | 201
MHz | | IP-RS8P16-(255,239) | 148 | 0 | 187
MHz | | IP-RS8P20-(255,235) | 179 | 0 |
182 MHz | | IP-RS8P32-(255,223) | 229 | 0 | 182
MHz | ※データ速度 = 動作速度×(k/n)×8 bps
| 型番 |
Xilinx Vertex 4 (X4V LX15-12) による
Encoder の実装 |
| スライス数 | ブロックRAM数
| 動作速度 |
| IP-RS8P4-(255,251) | 93 | 0 | 402
MHz | | IP-RS8P6-(255,249) | 91 | 0 | 370
MHz | | IP-RS8P8-(255,247) | 122 | 0 | 358
MHz | | IP-RS8P10-(255,245) | 140 | 0 | 346
MHz | | IP-RS8P16-(255,239) | 181 | 0 | 345
MHz | | IP-RS8P20-(255,235) | 227 | 0 | 333 MHz |
| IP-RS8P32-(255,223) | 357 | 0 | 313 MHz |
※データ速度 = 動作速度×(k/n)×8 bps
| 型番 | Xilinx
Vertex 5 (X5V LX30-3) による
Encoder の実装 | | スライス数
| ブロックRAM数
| 動作速度 |
| IP-RS8P4-(255,251) | 45 | 0 | 422
MHz | | IP-RS8P6-(255,249) | 38 | 0 | 418
MHz | | IP-RS8P8-(255,247) | 59 | 0 | 417
MHz | | IP-RS8P10-(255,245) | 60 | 0 | 400
MHz | | IP-RS8P16-(255,239) | 83 | 0 |
392 MHz | | IP-RS8P20-(255,235) | 99 | 0 | 385 MHz |
| IP-RS8P32-(255,223) | 148 | 0 | 359 MHz | ※データ速度
= 動作速度×(k/n)×8 bps - Xilinx 社 FPGA による Decoder の実装
| 型番 |
Xilinx Vertex 2 (X2V 1000-6) による
Decoder の実装 |
| スライス数 | ブロックRAM数
| 動作速度 |
| IP-RS8P4-(255,251) | 643 | 1 | 183
MHz | | IP-RS8P6-(255,249) | 850 | 1 | 179
MHz | | IP-RS8P8-(255,247) | 1,076 | 1 | 174
MHz | | IP-RS8P10-(255,245) | 1,308 | 1 | 168
MHz | | IP-RS8P16-(255,239) | 1,840 | 1 | 159
MHz | | IP-RS8P20-(255,235) | 2,338 | 1 | 155 MHz |
| IP-RS8P32-(255,223) | 4,051 | 1 | 147 MHz | ※データ速度
= 動作速度×(k/n)×8 bps
| 型番 |
Xilinx Vertex 4 (X4V LX15-12) による
Decoder の実装 |
| スライス数 | ブロックRAM数
| 動作速度 |
| IP-RS8P4-(255,251) | 609 | 2 | 250
MHz | | IP-RS8P6-(255,249) | 789 | 2 | 238
MHz | | IP-RS8P8-(255,247) | 1,021 | 2 | 227
MHz | | IP-RS8P10-(255,245) | 1,227 | 2 | 223
MHz | | IP-RS8P16-(255,239) | 1,838 | 2 | 222
MHz | | IP-RS8P20-(255,235) | 2,292 | 2 | 222 MHz |
| IP-RS8P32-(255,223) | 3,659 | 2 | 217 MHz |
※データ速度 = 動作速度×(k/n)×8 bps
| 型番 | Xilinx
Vertex 5 (X5V LX30-3) による
Decoder の実装 | | スライス数
| ブロックRAM数
| 動作速度 |
| IP-RS8P4-(255,251) | 279 | 1 | 282
MHz | | IP-RS8P6-(255,249) | 369 | 1 | 278
MHz | | IP-RS8P8-(255,247) | 466 | 1 | 263
MHz | | IP-RS8P10-(255,245) | 534 | 1 | 263
MHz | | IP-RS8P16-(255,239) | 835 | 1 |
263 MHz | | IP-RS8P20-(255,235) | 959 | 1 | 263 MHz |
| IP-RS8P32-(255,223) | 1,608 | 1 | 263 MHz | ※データ速度
= 動作速度×(k/n)×8 bps - Altera 社 FPGA による Encoder の実装
| 型番 | Altera
Cyclone II (EP2C15A-6) による
Encoder の実装 | | LEs
| Registers | Memory
Bits | 動作速度 |
| IP-RS8P4-(255,251) | 101 | 57 | 0 | 248
MHz | | IP-RS8P6-(255,249) | 117 | 73 | 0 | 224
MHz | | IP-RS8P8-(255,247) | 143 | 89 | 0 | 242
MHz | | IP-RS8P10-(255,245) | 161 | 105 | 0 | 230
MHz | | IP-RS8P16-(255,239) | 215 | 153 | 0 |
212 MHz | | IP-RS8P20-(255,235) | 256 | 185 | 0 | 236 MHz |
| IP-RS8P32-(255,223) | 342 | 281 | 0 | 203 MHz | ※データ速度
= 動作速度×(k/n)×8 bps
| 型番 | Altera
Cyclone III (EP3C10-6) による
Encoder の実装 | | LEs
| Registers | Memory
Bits | 動作速度 |
| IP-RS8P4-(255,251) | 101 | 57 | 0 | 269
MHz | | IP-RS8P6-(255,249) | 117 | 73 | 0 | 249
MHz | | IP-RS8P8-(255,247) | 143 | 89 | 0 | 241
MHz | | IP-RS8P10-(255,245) | 161 | 105 | 0 | 263
MHz | | IP-RS8P16-(255,239) | 215 | 153 | 0 |
239 MHz | | IP-RS8P20-(255,235) | 256 | 185 | 0 | 230 MHz |
| IP-RS8P32-(255,223) | 340 | 281 | 0 | 208 MHz | ※データ速度
= 動作速度×(k/n)×8 bps
| 型番 | Altera
Stratix II (EP2S15-3) による
Encoder の実装 | | ALUTs
| Registers | Memory
Bits | 動作速度 |
| IP-RS8P4-(255,251) | 83 | 57 | 0 | 353
MHz | | IP-RS8P6-(255,249) | 97 | 73 | 0 | 356
MHz | | IP-RS8P8-(255,247) | 113 | 69 | 0 | 338
MHz | | IP-RS8P10-(255,245) | 136 | 105 | 0 | 344
MHz | | IP-RS8P16-(255,239) | 203 | 153 | 0 |
309 MHz | | IP-RS8P20-(255,235) | 239 | 185 | 0 | 312 MHz |
| IP-RS8P32-(255,223) | 396 | 281 | 0 | 263 MHz | ※データ速度
= 動作速度×(k/n)×8 bps
| 型番 | Altera
Stratix III (EP3SE50-2) による
Encoder の実装 | | ALUTs
| Registers | Memory
Bits | 動作速度 |
| IP-RS8P4-(255,251) | 83 | 57 | 0 | 453
MHz | | IP-RS8P6-(255,249) | 98 | 73 | 0 | 421
MHz | | IP-RS8P8-(255,247) | 113 | 89 | 0 | 404
MHz | | IP-RS8P10-(255,245) | 136 | 105 | 0 | 397
MHz | | IP-RS8P16-(255,239) | 201 | 153 | 0 |
385 MHz | | IP-RS8P20-(255,235) | 239 | 185 | 0 | 351 MHz |
| IP-RS8P32-(255,223) | 397 | 281 | 0 | 335 MHz | ※データ速度
= 動作速度×(k/n)×8 bps - Altera 社 FPGA による Decoder の実装
| 型
番 | Altera Cyclone II (EP2C15A-6)
による
Decoder の実装 | | LEs
| Registers | Memory
Bits | 動作速度 |
| IP-RS8P4-(255,251) | 1,118 | 460 | 6,144 | 162
MHz | | IP-RS8P6-(255,249) | 1,423 | 580 | 6,144 | 164
MHz | | IP-RS8P8-(255,247) | 1,785 | 722 | 6,144 | 162
MHz | | IP-RS8P10-(255,245) | 2,139 | 829 | 6,144 | 156
MHz | | IP-RS8P16-(255,239) | 3,127 | 1,194 | 6,144 | 157
MHz | | IP-RS8P20-(255,235) | 3,779 | 1,441 | 6,144 | 162
MHz | | IP-RS8P32-(255,223) | 5,835 | 2,166 | 6,144 | 154
MHz | ※データ速度 = 動作速度×(k/n)×8
bps
| 型番 | Altera
Cyclone III (EP3C10-6) による
Decoder の実装 | | LEs
| Registers | Memory
Bits | 動作速度 |
| IP-RS8P4-(255,251) | 1,116 | 460 | 6,144 | 164
MHz | | IP-RS8P6-(255,249) | 1,416 | 580 | 6,144 | 167
MHz | | IP-RS8P8-(255,247) | 1,778 | 722 | 6,144 | 170
MHz | | IP-RS8P10-(255,245) | 2,125 | 829 | 6,144 | 156
MHz | | IP-RS8P16-(255,239) | 3,126 | 1,194 | 6,144 | 161
MHz | | IP-RS8P20-(255,235) | 3,765 | 1,441 | 6,144 | 171
MHz | | IP-RS8P32-(255,223) | 5,810 | 2,166 | 6,144 | 153
MHz | ※データ速度 = 動作速度×(k/n)×8
bps
| 型番 | Altera
Stratix II (EP2S15-3) による
Decoder の実装 | | ALUTs
| Registers | Memory
Bits | 動作速度 |
| IP-RS8P4-(255,251) | 755 | 464 | 6,144 | 243
MHz | | IP-RS8P6-(255,249) | 994 | 583 | 6,144 | 236
MHz | | IP-RS8P8-(255,247) | 1,295 | 723 | 6,144 | 249
MHz | | IP-RS8P10-(255,245) | 1,559 | 840 | 6,144 | 241
MHz | | IP-RS8P16-(255,239) | 2,279 | 1,205 | 6,144 | 226
MHz | | IP-RS8P20-(255,235) | 2,970 | 1,453 | 6,144 | 229
MHz | | IP-RS8P32-(255,223) | 4,510 | 2,178 | 6,144 | 218
MHz | ※データ速度 = 動作速度×(k/n)×8
bps
| 型番 | Altera
Stratix III (EP3SE50-2) による
Decoder の実装 | | ALUTs
| Registers | Memory
Bits | 動作速度 |
| IP-RS8P4-(255,251) | 765 | 464 | 6,144 | 316
MHz | | IP-RS8P6-(255,249) | 1,004 | 583 | 6,144 | 312
MHz | | IP-RS8P8-(255,247) | 1,315 | 730 | 6,144 | 310
MHz | | IP-RS8P10-(255,245) | 1,555 | 834 | 6,144 | 302
MHz | | IP-RS8P16-(255,239) | 2,297 | 1,210 | 6,144 | 290
MHz | | IP-RS8P20-(255,235) | 2,985 | 1,454 | 6,144 | 269
MHz | | IP-RS8P32-(255,223) | 4,522 | 2,181 | 6,144 | 244
MHz | ※データ速度 = 動作速度×(k/n)×8
bps |
|
