IP-V-ENC IP-V Series Convolutional Encoder
本製品IP-V-ENC は、R=1/2 Convolutional Code Encoder IP Core です。
|
アーキテクチャ
本製品IP-V-ENC は、下図のように構成されています。ここで、K は拘束長で、符号の生成多項式 G0、 G1 は、次のように定義されているものとします。
- G0(x) = xＫ + G0(K-1) xＫ−１ + G0(K-2)ｘＫ−２ +・・・+ G0(1)x１ + G0(0)
- G1(x) = xＫ + G1(K-1) xＫ−１ + G1(K-2)ｘＫ−２ +・・・+ G1(1)x１ + G1(0)
 |
なお、INV0 と INV1 は符号ビットを反転するための制御信号です。これらは通常は0です。この機能は、CCSDS規格のために用意してあります。
|
|
ピンアウト
|
|
ベンチマーク
|
型番
|
スライス数 | BRAM数 | 動作速度 |
| IP-V-ENC |
3
|
0
|
448 MHz |
|
|
データシート
IP-V-ENC データシート
|
| IP-V-ENC のデータシートはこちらからダウンロードできます。詳細については、データシートをご覧ください。 |
| Adobe Acrobat Reader のダウンロード | |
 |
PDFファイルを開くためにはAcrobatReaderが必要です。こちらからダウンロードできます。 |
|
|