| Japanese | English |

IP Cores / IP-V Viterbi IP Cores Family


IP-V:Viterbi IP Core Options

ヴィタビ・デコーダ(Viterbi Decoder)は、 CS放送、ディジタルBS、ディジタル地上波TVをはじめとする様々な通信装置で使われている。 畳み込み符号用の誤り訂正復号装置です。

Viterbi Decoder は、 最尤パスを探索するのに大規模な回路を必要とします。 このため、理論的に最適な Viterbi Decoder を、小規模かつ高速な回路で実現することは困難でした。 すなわち、『符号化利得の大きさ』と『データ速度の速さ』と『回路規模の小ささ』を同時に満足することは困難でした。このため、一口に Viterbi Decoder と言っても、メーカーによって特性が微妙に異なっており、Viterbi Decoder によっては, データ速度を高速化するために符号化利得を約 0.2 dB 犠牲にしていたり、符号化利得を改善するために回路規模の大きなオプション回路を必要とします。

弊社では、 新しい最尤パス探索アルゴリズムを採用することによって、『符号化利得の大きさ』と『データ速度の速さ』と『回路規模の小ささ』を同時に満足することを可能にしました。 また、Path Memory 方式の Viterbi Decoder だけでなく、レガシーなシステムに適した Register Excahnging 方式の Viterbi Decoder も用意しております。このため、FPGAによる試作から ASICによる製品化までのスムーズな移行が可能です。

オプションー覧

国際標準で規格化されている Viterbi 復号器の大部分は、 R=1/2 の Viterbi 復号器に周辺回路を付加することで実現できます。ML-LABO では、各種規格に準拠するための周辺回路も用意しております。

オプション一覧
型番
品名
詳細
IP-V-ENC
Convolutional Encoder
詳細
IP-V-BER
Channel Bit Error Rate Monitor
詳細
IP-V-SYNC
Syncronization Monitor
詳細
IP-V-PUNC
Puncture
詳細
IP-V-DEPUNC
Depuncture
詳細
IP-V-BQPSK-IF
BPSK,QPSK,OQPSK 変復調 IF
詳細
IP-V-8PSK-IF
8PSK 変復調 IF
詳細
IP-V-16PSK-IF
16PSK 変復調 IF
詳細
IP-V-16QAM-IF
16QAM 変復調 IF
詳細
IP-V-SCR-IESS308
IESS308 スクランブラ
詳細

共通仕様

商品名
(英商品名)
詳細は、各オプションの説明ページを参照してください。
商品コード
(型番)
詳細は、各オプションの説明ページを参照してください。
仕様 ・配布形態: VHDL ソースコード
構成 ・IPコア設定シート
・ユーザーズ・マニュアル
・使用許諾契約書
VHDLソースコードとテストベンチを収録した媒体
媒体CD-R
使用条件標準のライセンス契約では、1品種の装置に限定して、実装された回路を、任意数量使用できます。他のライセンス契約については、お問い合わせください。

IP-V Viterbi IP Cores Family