ＩＰ コア製品概要

弊社では, 誤り訂正関連の ＩＰ コア (IP Core) を初めとする特殊な IP コア製品を超低価格にてご提供しております. しかも, 弊社の IP コアは, 回路の VHDL ソースコードがお客様に公開されるVHDL IP コアで, １品種の装置に限定して任意の数量の装置に搭載することができます. 弊社では, 蓄積された誤り訂正技術と, C++離散数学ライブラリなどの開発ツールによって, 信頼性の高いIPコ アを低価格でご提供することを可能にしております.

ＩＰ コア製品一覧

Reed-Solomon Code Encoder/Decoder     Version 3

IP-RS8Pファミリー (8bits/symbol) 並列＆パイプライン処理を多用した Reed-Solomon Code Encoer/Decoder の IP コアで, FPGA から ASIC への移行が容易なスタンダード・タイプです. IP-RS8Pc-(n,k): 消失訂正機能なし IP-RS8PcE-(n,k): 消失訂正機能あり IP-RS8Pc-(n,k)-SHORT: 消失訂正機能なし, 小さなnに最適化 IP-RS8PcE-(n,k)-SHORT: 消失訂正機能あり, 小さなnに最適化 IP-RS8P CCSDS ファミリー (8bits/symbol) 国際標準で規格化されている Reed-Solomon Code Encoder/Decoder の大部分は, 設計パラメータをあわせるだけで対応できますが, 規格によっては, 特殊な周辺回路を付加することも必要になります. ML-LABO では, そういった特殊な規格に準拠する Reed-Solomon Code Encoder/Decoder も用意しております. IP-RS8P32-CCSDS: CCSDS準拠, 消失訂正機能なし IP-RS8P32E-CCSDS: CCSDS準拠, 消失訂正機能あり IP-RS8P-INT-CCSDS: CCSDS準拠インターリーバ IP-RS8PcV-(N,K) (8bits/symbol) ブロック長を可変にできる Reed-Solomon Code Encode/Decoder の IP コアです. 符号シンボル数 n と情報シンボル数 k を, nc < n < N, nc-c < k < K, n-k=c の範囲で, 自由に変化させられます. ここで, nc は c によって決まる値です.  IP-RS8Hc-(n,k) (8bits/symbol) FPGA 用に, ブロックRAMを多用したアーキテクチャを採用した Encoder/Decoder です. その他 8bits/symbol 以外のシンボル長の符号や, Shortened 符号, Extended 符号にも対応可能です. 仕様によっては, 請負開発で対応させて頂くこともありますが, 広く使われる見込みのある標準方式の場合には, 新製品としてラインナップし, 標準ライセンスで対応させて頂きます.

BCH Code Encoder/Decoder     Version 3

IP-BCH1P ファミリー (1bit/symbol) 並列＆パイプライン処理を多用した BCH Code Encoer/Decoder のIPコアで, FPGA から ASIC への移行が容易なスタンダード・タイプです. IP-BCH1Pc-(n,k): 消失訂正機能なし IP-BCH1PcE-(n, k): 消失訂正機能あり IP-BCH1Pc-(n,k)-SHORT: 消失訂正機能なし, 小さなnに最適化 IP-BCH1PcE-(n,k)-SHORT: 消失訂正機能あり, 小さなnに最適化 IP-BCH1PcV-(N,K) (1bit/symbol) ブロック長を可変に できる Encoder/Decoder です. 符号ビット 数 n と情報ビット数 k を, nc < n < N, nc-c < k < K, n-k=c の範囲で, 自由に変化させられます. ここで, nc は c によって決まる値です. その他 1bit/symbol 以外のシンボル長の符号や, Shortened 符号, Extended 符号にも対応可能です. ブロック長の大きな BCH 符号にも対応可能です. 仕様によっては, 請負開発で対応させて頂くこともありますが, 広く使われる見込みのある標準方式の場合には, 新製品としてラインナップし, 標準ライセンスで対応させて頂きます.

Other Algebraic Codes Encoder/Decoder (その他の代数符号)

IP-HAMMING1P: Hamming Code Encoer/Decoder のIPコア. BCH Code や Reed-Solomon Code 以外の符号も開発中です.

Viterbi Decoder     Version 3 　(※ 関連ページは工事中です)

IP-V ファミリー 並列＆パイプライン処理を多用した R=1/2 Viterbi Decoder で, FPGA から ASIC への移行が容易なスタンダード・タイプです. IP-V-P(R): R=1/2 Viterbi Decoder(Register Exchanging 方式) Register Exchanging 方式の Viterbi Decoder です. レイテンシーの大きさがクリティカルなアプリケーションには, この方式が適しています. IP-V-P(M): R=1/2 Viterbi Decoder (Path Memory 方式) Path Memory 方式の Viterbi Decoder です. FPGA で実装する場合や, レイテンシーを大きくしても構わないアプリケーションには, この方式が適しています. IP-V オプション IP-V ファミリー R=1/2 Viterbi Decoder のオプションです. 国際標準で規格化されている Viterbi 復号器の大部分は, IP-V ファミリー R=1/2 Viterbi Decoder にこれらのオプションを付加することで実現できます. IP-V-ENC: Convolutional Encoder R=1/2 Convolutiona Code の Encoder です. IP-V-BER: Channel Bit Error Rate Monitor ビット誤り率をモニターするための回路です. R=1/2 Viterbi Decoder と組み合わせて使用します. IP-V-SYNC: Syncronization Monitor 非同期式の通信方式において, パンクチャや復調器の同期を確立するのに使用します. R=1/2 Viterbi Decoder と組み合わせて使用します. IP-V-PUNC: Puncture パンクチャです. R=1/2 Convolutiona Code Encoder と組み合わせて, 符号化率を R=1/2 よりも大きくするのに使用します. IP-V-DEPUNC: Depuncture デパンクチャです. R=1/2 Convolutiona Code Encoder から出力されたパンクチャ符号から情報を復元するために, R=1/2 Viterbi Decoder と組み合わせて使用します. IP-V-BQPSK-IF: BPSK,QPSK,OQPSK 変復調 IF BPSK, QPSK, OQPSK 変調器/復調器のセットです. IP-V-8PSK-IF: 8PSK 変復調 IF 8PSK 変調器/復調器のセットです. IP-V-16PSK-IF: 16PSK 変復調 IF 16PSK 変調器/復調器のセットです. IP-V-16QAM-IF: 16QAM 変復調 IF 16QAM 変調器/復調器のセットです. IP-V-SCR-IESS308: スクランブラ IESS308 に対応したスクランブラ/デスクランブラのセットです. その他 R=1/2 以外の Convolutional Code / Viterbi Decoder や tail-biting にも対応可能です. 仕様によっては, 請負開発で対応させて頂くこともありますが, 広く使われる見込みのある標準方式の場合には, 新製品としてラインナップし, 標準ライセンスで対応させて頂きます.

Turbo Code Encoder/Decoder 　(※ 関連ページは工事中です)

IP-TC ファミリー一覧 IP-TC-ENC-CCSDS: CCSDS準拠 Turbo Code Encoder IP-TC-DEC-CCSDS: CCSDS準拠 Turbo Code Decoder IP-TC-ENC-ETSI: ETSI準拠 Turbo Code Encoder IP-TC-DEC-ETSI: ETSI準拠 Turbo Code Decoder

LDPC Encoder/Decoder

開発中

DES Cryptosystem

IP-DES P ファミリー  並列＆パイプライン処理を多用した DES の IPコアで, １つのコアで暗号化と平文化を切り替えて処理します. FPGA から ASIC への移行が容易なスタンダード・タイプです. FPGA用には特化していませんが, FPGA でも良好なパフォーマンスが得られます. IP-DES-EP: ECB Mode Engine IP-DES64P: Engine with 64-bit I/O, Supports All Operation Modes

Triple-DES Cryptosystem

IP-TDES P ファミリー  並列＆パイプライン処理を多用した TripleｰDES の IPコアで, １つのコアで暗号化と平文化を切り替えて処理します. FPGA から ASIC への移行が容易なスタンダード・タイプです. FPGA用には特化していませんが, FPGA でも良好なパフォーマンスが得られます. IP-TDES-EP: ECB Mode Engine  IP-TDES64P: Engine with 8-bit I/O, Supports All Operation Modes

AES Cryptosystem     Version 2

IP-AES P ファミリー  並列＆パイプライン処理を多用した AES の IPコアで, １つのコアで暗号化と平文化を切り替えて処理します. FPGA から ASIC への移行が容易なスタンダード・タイプです. FPGA用には特化していませんが, FPGA でも良好なパフォーマンスが得られます. IP-AES-EP: ECB Mode Engine  IP-AES128P: Engine with 128-bit I/O, Supports All Operation Modes

Hash Function

Hash Function P ファミリー 並列＆パイプライン処理を多用した Hash Function の IPコアで, FPGA から ASIC への移行が容易なスタンダード・タイプです. FPGA用には特化していませんが, FPGA でも良好なパフォーマンスが得られます. IP-MD5: MD5 Hash Function IP-SHA1: SHA-1 Hash Function IP-SHA2-32: SHA-2 Hash Function (32bit) IP-SHA2-64: SHA-2 Hash Function (64bit) IP-SHA224: SHA-224 Hash Function

RSA Public-Key Cryptosystem

開発中

Options and Miscellaneous

DK-GF: Galois Field Arithmetic Unit (開発中)

価 格

弊社標準ライセンスの価格は, こちら をごらんください. 弊社標準ライセンスは, １品種の装置につき１ ライセンスとすることで, リーズナブルな価格になっております.

しかも, １品種の装置につき１ライセンスで, １品種の装置を何台でも製造・販売できます. 製造・販売台数によらず, ライセンス料は一定です.

※ 価格につきましては, 予告なく変更になることがございます.

ご購入方法

ご購入方法については, こちら をごらんください. パッケージソフトウェアと同様の手軽さで, ご購入できます. また, 下記の販売代理店からもご購入できます.

• 株式会社パルテック
• プ ラムシステム有限会社

サポート

サポート内容については, こ ちら をごらんください. 標準ライセンスには, １年間の無償サポートが含まれております.

FAQ

よ くある質問については, こちら にまとめてあります. サポートをご利用なさる前に, まず, こちら をごらんください.